PEC2: Diseño y simulación de circuitos digitales programables

Profesores responsables

Profesor responsable:

• Dr. Pere Tuset peretuset@uoc.edu

Profesores colaboradores:

• Dr. Francisco Vázquez <<u>fvazquezg@uoc.edu</u>>

Presentación

Esta PEC se focaliza en diferentes aspectos de la microelectrónica actual, desde el proceso de diseño de un chip, hasta la implementación de un diseño sobre una FPGA (Field Programmable Gate Array), pasando por las características de los diversos tipos de ASICs (Application Specific Integrated Circuits), aspectos económicos, dispositivos lógicos programables, etc. Es muy importante que se conozca el material de base facilitado en la asignatura, en concreto, la PEC contiene un conjunto de cuestiones y problemas relacionados con los contenidos de los Módulos 4 y 5.

Competencias

- Conocer las características generales y las herramientas involucradas en el proceso de diseño de un circuito integrado de aplicación específica (ASIC).
- Conocer los diferentes tipos de ASICs, con sus diferencias, ventajas e inconvenientes.
- Implementar funciones lógicas simples en dispositivos lógicos programables.
- Conocer las características de las FPGAs disponibles en el mercado y poder comparar entre ellas.
- Diseñar sobre FPGAs complejas, aplicando técnicas específicas, y verificar el correcto funcionamiento de la implementación resultante.

Objetivos

- Conocer los diferentes tipos de ASIC y sus características principales.
- Entender el proceso de diseño de un circuito integrado y las herramientas asociadas.
- Conocer las características principales de las FPGAs modernas.
- Aprender a implementar un diseño simple en VHDL, verificarlo y sintetizarlo sobre una FPGA.

2019-2





Los recursos que se recomienda utilizar para esta PEC son los siguientes:

uoc.edu

- Recursos básicos:
 - Módulo 4. "Introducción a los circuitos integrados de aplicación específica", Jordi Riera Baburés, UOC
 - Módulo 5. "Dispositivos lógicos programables", Jordi Riera Baburés, UOC
 - "Simulación de sistemas digitales mediante lenguajes descriptores de hardware", Juan Antonio Martínez Carrascal, UOC
 - "VHDL Simulation: Test bench", diapositives UOC
- Recursos complementarios:
 - Quartus® Prime Introduction: Using VHDL Designs, Intel Corporation FPGA University Program, June 2018
 - Using the Intel® Quartus® Prime Standard Edition Software: An Introduction (80') <u>https://www.intel.com/content/www/us/en/programmable/support/training/course/odsw</u> <u>1100.html</u>

Criterios de valoración

- Razonar la respuesta en todos los ejercicios. Las respuestas sin justificación no recibirán puntuación.
- La valoración se indica en cada uno de los subapartados.

Formato y fecha de entrega

- Hay que entregar la solución en un archivo ZIP, que contenga la solución completa de la PEC en formato PDF utilizando una de las plantillas entregadas conjuntamente con este enunciado, así como el archivo completo de los diseños de los ejercicios que requieren codificación VHDL (preferiblemente utilizando herramienta del Quartus, Project -> Archive Project).
- La solución de la PEC en PDF debe incluir todo el código en VHDL, tanto del diseño como de los bancos de pruebas utilizados en las simulaciones, así como todas las gráficas obtenidas, junto con los comentarios adecuados. Piense que si hay algún problema para reproducir los resultados de su diseño, esto será lo único que quedará para defender su trabajo.
- Se entregará a través de la aplicación de Entrega y registro de EC del apartado Evaluación de su aula.
- Para dudas y aclaraciones sobre el enunciado, diríjase al consultor responsable de su aula.
- La fecha límite de entrega es el 28 de Abril (a las 23:59 horas).

Descripción de la actividad

Universitat Oberta de Catalunya

Esta PEC está compuesta por diferentes tipos de actividades, en concreto:

- Preguntas teóricas (30%): Encontrará una serie de afirmaciones, respecto a temas que tenemos que asimilar, y se trata de que razone por qué cada una de ellas es cierta o falsa. El objetivo es asimilar conceptos mediante el razonamiento de diferentes características de los ASICs, su proceso de diseño y en especial de los dispositivos lógicos programables o FPGAs. Hay que razonar siempre cada una de las opciones de respuesta; las respuestas no razonadas se calificarán con cero puntos.
- **Problemas prácticos** (50%): Se plantean diferentes actividades prácticas relacionadas con el entorno de desarrollo de Altera para FPGAs, que deberá trabajar a partir de conocimientos del material de la asignatura y/o otras fuentes de información.
- Cuestión de investigación (20%): Encontrará una pregunta abierta, sin una solución cerrada y única, donde deberá hacer búsqueda de información, material o datos, con el fin de trabajar aspectos de la microelectrónica de hoy en día que van más allá de lo que hay en los apuntes.

Enunciado

Preguntas teóricas (30%)

Pregunta 1 (15%)

Determina si cada una de las siguientes afirmaciones son CIERTAS o FALSAS respecto a los ASICs y su proceso de diseño. **Hay que razonar siempre cada una de las opciones de respuesta**; las respuestas no razonadas adecuadamente se calificarán con cero puntos.

- a) Los ASICs de tipo full-custom, hechos completamente a medida, son los que más se utilizan a nivel industrial porque son los más rápidos y con menos consumo.
- b) A diferencia del método de diseño tradicional de un ASIC, en el proceso de diseño dirigido por prestaciones, el diseño físico sigue al diseño lógico, como si fueran dos etapas aisladas.
- c) El rendimiento de un proceso de fabricación no se ve afectado por la medida del chip que se fabrica, sino por el número de defectos por unidad de área.

Solución:

a) Falso. A pesar de ser los que pueden obtener mejores prestaciones, menor consumo y ser los que menos área ocupan (menos coste), no se utilizan por dos motivos principales: el primero es que el tiempo de diseño es mucho más largo, alargando el tiempo de introducción en el mercado; el segundo es que se hace difícil verificar su correcto funcionamiento, ya que las celdas hechas a medida no disponen de modelos para poder





uoc.edu

hacer simulaciones de alto nivel (y las simulaciones eléctricas de todo un ASIC son inviables).

- b) Falso. A diferencia del método de diseño tradicional, en el proceso de diseño dirigido por prestaciones de un ASIC, los diseños lógico y físico transcurren en paralelo. Es decir, que se avanza por ambos al mismo tiempo, y considerando desde el primer momento unos estimadores de los dispositivos parásitos.
- c) Falso. El rendimiento de un proceso de fabricación mide el número de chips correctos respecto de los fabricados. Para un mismo número de defectos en la oblea, el rendimiento será muy diferente según la medida del chip. Por ejemplo, suponemos un solo defecto en una oblea: si la oblea contiene únicamente 10 chips, el rendimiento obtenido es de 9/10 = 90%. En cambio, si el chip fuera más pequeño y cupieran 100, entonces el rendimiento sería de 99/100 = 99%.

Pregunta 2 (15%)

Determina si cada una de las siguientes afirmaciones son CIERTAS o FALSAS respecto a las FPGAs y los dispositivos lógicos programables en general. **Hay que razonar siempre cada una de las opciones de respuesta**; las respuestas no razonadas adecuadamente se calificarán con cero puntos.

- a) Las FPGAs basadas en memoria RAM son ideales para el prototipado debido a su alta densidad de integración.
- b) Las FPGAs basadas en memoria RAM no suelen utilizarse en aplicaciones militares, aviónica y espacio.
- c) Los problemas de metaestabilidad se pueden evitar utilizando un circuito PLL que recibe un reloj externo de entrada y genera uno o varios relojes internos a la FPGA a partir de éste.

Solución:

- a) Falso. Las FPGAs basadas en memoria RAM tienen una baja densidad de integración. Las celdas de memoria RAM ocupan un espacio significativo, a diferencia de los antifusibles, que prácticamente no influyen en el área total. Además, las conexiones entre la salida de las celdas de memoria y los puntos de configuración también requieren un área adicional.
- b) Cierto. Las aplicaciones militares, aviónica y espacio son aplicaciones críticas respecto a la radiación ionizante. Las FPGAs basadas en memoria RAM son sensibles a la radiación. Por tanto, no suelen usarse en este tipo de aplicaciones. Las celdas de memoria son susceptibles de presentar fallos causados por la radiación, que, en el peor de los casos, pueden alterar su contenido. En este tipo de aplicaciones es preferible utilizar FPGAs basadas en antifusibles.
- c) Falso. Para evitar problemas de metaestabilidad se tienen que utilizar elementos sincronizadores. El más simple se basa en dos biestables consecutivos. Este circuito aumenta el tiempo medio entre fallos de varios órdenes de magnitud respecto del uso de un solo biestable para capturar la señal. Otras alternativas consisten en utilizar memorias de tipo FIFO al atravesar dominios de reloj.

Instalación de Software: Quartus Prime y ModelSim

Para realizar los ejercicios prácticos de la PEC2 y la PRAC2 tenemos que instalar el software de Altera. A continuación, se detallan los pasos del proceso de descarga, instalación y configuración del software.

 En primer lugar tenemos que crear una cuenta de usuario en el portal de Intel a través del siguiente enlace. A partir de este momento, podremos entrar en el portal de Intel utilizando nuestra cuenta de usuario (Sign In).

https://www.intel.com/content/www/us/en/homepage.html

2) A continuación, vamos a descargar el software Quartus Prime Lite Edition a través del siguiente enlace.

https://fpgasoftware.intel.com/18.1/?edition=lite

Universitat Oberta de Catalunya

- a) Antes de iniciar la descarga, debemos configurar los siguientes elementos:
 - Select edition: Lite
 - Select release: 18.1
 - **Operating system**: Windows o Linux
- a) En la pestaña **Combined Files**, iniciar la descarga del siguiente fichero:
 - i) En Windows: Quartus-lite-18.1.0.625-windows.tar
 - ii) En Linux: Quartus-lite-18.1.0.625-linux.tar
- b) Una vez finalizada la descarga, ir al directorio sobre el que se ha realizado la descarga (Downloads) del fichero y descomprimirlo.
- c) Una vez descomprimido el fichero, inicia el proceso de instalación ejecutando:
 - i) En Windows: **setup.bat**
 - ii) En Linux: **setup.sh**

En Windows, seleccionar el siguiente directorio para la instalación:

C:\intelFPGA_lite\18.1

ATENCIÓN: Se debe instalar el Quartus Prime, el ModelSim-Altera Intel FPGA Starter Edition (este no requiere licencia y es gratuito), y el Ciclone IV device support (es posible añadir otros dispositivos, pero no es imprescindible para la realización de los ejercicios). No se debe instalar la aplicación ModelSim-Altera Intel FPGA Edition, esto puede provocar problemas de licencia en las simulaciones.

IMPORTANTE: para evitar problemas, se recomienda no utilizar nombres de directorio con espacios en blanco ni acentuados.

d) Una vez finalizado el proceso de instalación, ejecutar la aplicación Quartus Prime haciendo click sobre el icono del escritorio. En la aplicación Quartus Prime,

2019-2



configurar el path del ejecutable del ModelSim-Altera de la forma siguiente. A través del menú *Tools > Options*, aparecerá la ventana de configuración. Seleccionar *General > EDA Tool Options*, y en el apartado de ModelSim-Altera, introducir el path del ejecutable:

C:\intelFPGA_lite\18.1\modelsim_ase\win32aloem

3) Ejecutar el **Quartus Prime**, ir a *Help* → *About Quartus Prime* y comprobar la versión instalada.

Patches Installed:	None
Copyright (C) 201 registered tradem Portions of the Q code included in Corporation and :	8 Intel Corporation. All rights reserved. Quartus is a ark of Intel Corporation in the US and other countries. uartus Prime software code, and other portions of the this download or on this DVD, are licensed to Intel are the copyrighted property of third parties.
	mputer program is protected by copyright law and

uoc.edu



4) Ejecutar el Device Installer para ver los dispositivos y componentes que hemos descargado e instalado. Si utilizas Windows, puedes ejecutar el Device Installer a través del grupo de aplicaciones "Intel FPGA" que encontrarás en el menú de inicio de Windows. Se abrirá una aplicación donde tenemos que seleccionar el directorio en el que hemos descargado nuestros dispositivos. A continuación se abrirá una ventana donde se pueden seleccionar nuevos componentes, y nos muestra también los que ya tenemos. En la siguiente captura de pantalla se puede comprobar que tenemos instalados el «Modelsim-Intel FPGA Starter Edition» y las FPGAs de la familia «Cyclone IV».



uoc.edu

Problemas prácticos (50%)

Universitat Oberta

de Catalunya

Problema 1 (10%)

La modulación por ancho de pulsos, en inglés, *Pulse Width Modulation* (PWM), es una técnica de modulación típicamente utilizada para controlar el movimiento de servo-motores, ajustar el nivel de iluminación de lámparas LED, etc. La señal de salida de un modulador de tipo PWM es una señal digital con una frecuencia fija y un Duty Cycle (ciclo de trabajo) variable definido como

Duty-Cycle= t_on / (t_on + t_off) = t_on / t_pwm,

donde "t_on" es el tiempo en que la señal está a nivel lógico alto "1", "t_off" es el tiempo en que la señal está a nivel lógico bajo "0", y "t_pwm" es el periodo de la señal. Los intervalos "t_on" y "t_off" son variables y el período "t_pwm" es constante. La información de control de la señal PWM está contenida en el valor del Duty Cycle, de manera que cuanto mayor es el valor del Duty Cycle, mayor será "t_on", y más alta será la velocidad de rotación del motor o más alto será el nivel de iluminación.

El siguiente listado corresponde al código VHDL de un modulador PWM sencillo:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
 2
 3
 4
 5
       ⊡entity pwm is
 67
             generic (
TON_W
       F
                  TON_W : natural := 6; -- Number of bits of PWM counter
CNT_MAX : natural := 31 -- Maximum value of PWM counter
 89
                 );
rt (
clk
       10
             port
                                                        -- Clock signal
-- Reset signal
11
12
                               : in std_logic; -- Clock signal
: in std_logic; -- Reset signal
: in std_logic_vector(TON_W-1 downto 0);-- Time ON
                  rst
13
                  t on
                  pwm_out : out std_logic
14
                                                         -- PWM output signal
             ):
15
       end entity pwm;
16
17
      earchitecture rtl of pwm is
    signal cnt : unsigned(TON_W-1 downto 0);
18
19
20
21
22
23
24
       ⊟begin
              cnt_pr : process(clk, rst)
       ė
      begin
25
                  if (rst = '1') then
                  26
27
28
      29
       F
30
31
                       else
                      cnt <= cnt + 1;
end if;
32
33
       34 35
                       if (cnt < unsigned(t_on)) then
    pwm_out <= '1';</pre>
       pwm_out <= '0';
end if;
end if;
t proce
36
38
        F
39
              end process cnt_pr;
40
41
42 43
       Cend rtl;
```





Y este sería un posible banco de pruebas para el diseño anterior:

1	library jeee:
2	use jeee std logic 1164 all.
5	use feee superior to all.
3	use reee.numerrc_scd.arr;
4	
5	entity pwm_testbench IS
6	Lend pwm testbench:
7	
6	Pauchitestung helperion of num testhench is
0	Harchitecture behavior of pwm_testbehch is
9	the second se
10	Unit under test.
11	E component pwm
12	
12	build be and a state of the sta
13	cik in sta_logic;
14	rst : in std_logic;
15	t_on : in std_logic_vector(5 downto 0);
16	pwm out : out std logic
17	
10	and components
10	end component,
19	
20	signal clk : std_logic := '0';
21	signal reset: std_logic := '0';
22	signal t on : unsigned (5 downto 0) := (others => '0'):
22	signal pum out : std logic:
23	signal pwillout . std_logic,
24	
25	Clock definition
26	constant clk_period : time := 10 ns;
27	
28	begin
29	Instance of the unit under test
30	ULL : DWM POPT MAP (
21	
31	CIK => CIK,
32	rst => reset,
33	t_on => std_logic_vector(t_on),
34	pwm out => pwm out
35):
36	,,
27	Definition of the clock process
2/	ber micron of the crock process.
38	E CIK_process :process
39	begin
40	clk <= '0';
41	wait for clk_period/2:
42	c]k <= '1':
43	wait for clk period/2:
11	and process;
77	end process,
45	
46	Stimuli process.
47	stimuli: process
48	begin
49	reset <= '1'
50	wait for 50 ps:
50	water to bolis,
21	reset <= 0;
52	
53	for k in 0 to 31 loop
54	wait for clk_period * 32;
55	$t on \leq t on + 1$:
56	end loop:
57	chu roop,
50	for k in 0 to 21 loop
50	
59	wall for clk_period * 32;
60	$t_on <= t_on - 1;$
61	end loop;
62	
63	wait:
64	end process:
65	Lend:
66	
00	

Junto con el enunciado de la PEC, se os ha proporcionado un archivo llamado "2019 PAC2 pwm Part1.gar" que corresponde al proyecto de diseño y simulación del código del PWM mediante el banco de pruebas. Con él se os pide hacer lo siguiente:

- 1) Debéis recuperar el proyecto a partir del archivo proporcionado (en Quartus Prime, ir a Project -> Restore Archived Project).
- Describe detalladamente el funcionamiento del proceso "cnt pr" incluido en el código VHDL. del modulador PWM sencillo.
- 3) Compilar el diseño sobre una FPGA de Altera de la familia Cyclone IV E ejecutando *Processing* \rightarrow *Start Compilation*. Se deben mostrar los resultados de ocupación y explicar brevemente los elementos lógicos, número de pines, etc.
- 4) Responde a las siguientes preguntas sobre el código VHDL del banco de pruebas del modulador PWM: ¿cuál es la función realizada por el proceso "clk process"? ¿qué funciones realiza el proceso "stimuli"?
- 5) El provecto incluye un banco de pruebas preparado para comprobar el funcionamiento del diseño mediante simulación con Modelsim-Altera Starter Edition. Podemos comprobar la configuración de la simulación desde la ventana Tasks en la izquierda, seleccionando en el desplegable RTL Simulation y entonces la tarea RTL Simulation \rightarrow Edit Settings. Debería quedar algo similar a:

General Simulation Files Libraries UP Settings IP Catalog Search Locations Design Templates Operating Settings and Conditions Voltage Temperature Compilation Process Settings Incremental Compilation Design Entry/Synthesis Simulation Board-Level Output girectory: simulation/modelsim Verolog HDL Input Generate Value Characters Verolog HDL Input Design Instance name: WHDL Input Verolog HDL Input Verolog HDL Input Design Instance name: More EDA Netlist Writer Settings Nagne Simulation Generate to set up simulation: Over Analyzer Nagne Simulations Script to set up simulation: Over Analyzer Script to compile test bench: Sinal Tap Logic Analyzer Script to set up simulation: Or Script to compile test bench: Script to set up simulation:	Settings - pwm	
✓ Compiler Settings Design Instance name: VHDL Input More EDA Netlist Writer Settings Default Parameters NativeLink settings Timing Analyzer NativeLink settings Assembler O Ngne Design Assistant © Compile test bench: Signal Tap Logic Analyzer © Compile test bench: Power Analyzer Settings O Script to set up simulation: Power Analyzer © Script to compile test bench: More NativeLink Settings B	ategory: General Files Libraries IP Catalog Search Locations Design Templates Voltage Temperature Compilation Process Settings Incremental Compilation ¥ Compilation Process Settings Incremental Compilation ¥ EDA Tool Settings Design Entry/Synthesis Simulation Board-Level	Simulation Specify options for generating output files for use with other EDA tools. Iool name: ModelSim-Altera Rung gate-level simulation automatically after compilation EDA Netlist Writer settings Eormat for output netlist VHDL Output girectory: simulation/modelsim Map illegal HDL characters Enable glitch filtering Options for Power Estimation Generate Value Change Dump (VCD) file script
	 Compiler Settings VHDL Input Verilog HDL Input Default Parameters Timing Analyzer Assembler Design Assistant Signal Tap Logic Analyzer Logic Analyzer Interface Power Analyzer Settings SSN Analyzer 	Design Instance name: More EDA Netlist Writer Settings NativeLink settings Ngne © Compile test bench:

Y seleccionando el botón Test Benches...







specify settings for	or each test bench.					
xisting test benc	h settings:		N			<u>N</u> ew
Name	Top Level Module	Design Instance	Run For	Test Bench Fi	ile(s)	<u>E</u> dit
wm_testbench	pwm_testbench	uut	2105	pwm_tb.vnt		<u>D</u> elete

A continuación, seleccionar "pwm_testbench" y clickar en *Edit* para editar la configuración del banco de pruebas para comprobar la configuración. Debería obtenerse lo siguiente.

Edit test bench settin	igs for the selected tes	st bench.	
[est bench name: p	wm_testbench		
Гор level <u>m</u> odule in t	est bench: pwm_test	tbench	
Use test bench to	perform VHDL timing	simulation	
<u>D</u> esign instance r	name in test bench: u	iut	
Simulation period			
O Run simulation	un <mark>til all <u>v</u>ector stimul</mark> i	are used	
End simulation	at: 21	us 👻	
• <u>-</u>			
Test bench and sim	ulation files		
Test bench and sim	ulation files		 Add
Test bench and sim <u>File name:</u> File Name	Library	HDL Version	 <u>A</u> dd <u>R</u> emove
Test bench and sim <u>F</u> ile name: File Name pwm_tb.vht	Library	HDL Version	 <u>A</u> dd <u>R</u> emove <u>U</u> p
Test bench and sim <u>F</u> ile name: File Name pwm_tb.vht	Library	HDL Version	 <u>A</u> dd <u>R</u> emove <u>U</u> p <u>D</u> own
Test bench and sim <u>File name:</u> File Name pwm_tb.vht	Library	HDL Version	 Add <u>R</u> emove Up Down Properties

6) Cerramos todas las ventanas y lanzamos el ModelSim (clickar con botón derecho en *RTL Simulation* → clickar en *Start*). Automáticamente, se realizará la simulación y se abrirá una ventana Wave con las señales del PWM y del testbench: 'clk', 'reset', 't_on' y 'pwm_out'. A continuación, añadiremos la señal 'cnt' en ventana Wave para verificar el correcto funcionamiento del PWM. Para ello, en la ventana "sim - Default", seleccionar "uut" para que aparezcan todas las señales internas del PWM en la ventana "Objects". En la ventana "Objects", seleccionar la señal "cnt", clickar con botón derecho y seleccionar "Add Wave".



Finalmente, lanzar de nuevo la simulación ejecutando los siguientes comandos en la consola (ventana "Transcript") de ModelSim:

- > restart
- > run 21 us

Se debe explicar el resultado de la simulación.

Wee -		×	٦
Elle Edit View Add Fgrmat Tools Boolgmarks Window Help			
10 Wow-Defailt		* # 1	×
3+++6-3+1 Seeder 🔄 🖉 🕸 🍕 🗞 😵 🖉 🖉 🖉 👔 🔲 🔲 🔲 🚺 🔲			
Kap Nap			8
			•
🔷 /pwm_testendu/reset 🛛 0 🔹 🚺			1
De 1 1 2 3 4 5 6 7 13 9 10 11 12 11			11
			11
			4
			•
2533315.596 rs 1 rs 200 rs 100	1		4
	_		í.
0 or to 21952145 no Nov: 20.022.900 Echin: 7		and a	5

Solución:

1) Recuperamos el proyecto siguiendo las instrucciones. Podemos ver que se ha cargado correctamente con *Project* → *Revisions*:

🕤 Revisions								<u>.</u>	<u></u>		×
Specify the current	revision for the pr	roject, create	a new rev	ision, <mark>delet</mark> e an	existing revision,	or <mark>edit the d</mark> escript	ion of a revision.				
Revisions:											
Revision Name	Top-level Entity	Family	Device	Meet Timing	Timing Model	C	Description			Set Cu	irrent
🗸 pwm	pwm	Cyclone IV E	E auto							Dele	ete
< <new revision="">></new>											
										Comp	are
						ОК	Cancel	Apply		He	lp
								- PPU			F.

- 2) El funcionamiento del proceso "cnt_pr" incluido en el modulador PWM se describe a continuación. El proceso "cnt_pr" tiene dos señales de salida ("cnt", "pwm_out") y dos señales de entrada ("clk", "rst"). Si la señal de entrada "rst" se activa a "1", entonces las salidas "cnt" y "pwm_out" se resetean a 0 (valor en decimal) y "0" lógico, respectivamente. Si la entrada "rst" está a nivel lógico "0" y se produce un flanco de subida en la señal de clock "clk", entonces ocurre lo siguiente:
 - Si "cnt" ha llegado al valor CNT_MAX, entonces "cnt" se resetea a 0 (valor en decimal). Si el valor de "cnt" es inferior a CNT_MAX, entonces "cnt" se incrementa en 1.
 - Si el valor de "cnt" es inferior a "t_on", entonces a "pwm_out" se le asigna "1".Si el valor de "cnt" es mayor o igual a "t_on", entonces a "pwm_out" se le asigna "0".
- 3) A continuación, compilamos el diseño del PWM con *Processing* → *Start Compilation*. El resultado será similar a:

11	0	C	0	Ч	11
u	U	L.,	C	u	u.

	Compilation Report - pwm	×
Flow Summary		
Flow Status	Successful - Sat Feb 23 01:15:44 2019	
Quartus Prime Version	18.1.0 Build 625 09/12/2018 SJ Lite Edition	
Revision Name	pwm	
Top-level Entity Name	pwm	
Family	Cyclone IV E	
Total logic elements	14 / 6,272 (< 1 %)	
Total registers	7	
Total pins	9 / 92 (10 %)	
Total virtual pins	0	
Total memory bits	0 / 276,480 (0 %)	
Embedded Multiplier 9-bit elements	0/30(0%)	
Total PLLs	0/2(0%)	
Device	EP4CE6E22C6	
Timing Models	Final	

Como se puede comprobar, el diseño necesita 7 registros, además de la correspondiente lógica combinacional (14 elementos) y se ha implementado sobre un dispositivo de la familia Cyclone IV E. Se necesitan 9 pines.

- 4) En el código VHDL del banco de pruebas del modulador PWM, la función realizada por el proceso "clk_process" consiste en generar una señal de clock ("clk") con un periodo de 10 ns definido en la constante "clk_period". Periódicamente durante la duración de toda la simulación, la señal "clk" se fija a "0" durante un semiperiodo de 5 ns, y se fija a "1" durante el siguiente semiperiodo de 5 ns. El proceso "stimuli" genera los niveles requeridos en las señales "reset" y "t_on" para verificar el funcionamiento del PWM. En primer lugar, fija la señal de "reset" a nivel lógico "1" durante 50 ns para resetear el sistema. Una vez desactivada la señal de "reset", el proceso "stimuli" incrementa el valor de "t_on" de 1 en 1 desde 0 a 32. Cada valor de "t_on" se mantiene durante 32 ciclos de reloj "clk". Nótese que el periodo de la señal de salida del PWM ("pwm_out") dura 32 ciclos de reloj. Finalmente, el proceso "stimuli" decrementa el valor de "t_on" de 1 en 1 desde 32 a 0, manteniendo cada valor de "t_on" durante 32 ciclos de reloj. Esta secuencia en la generación de estímulos en las señales de entrada al PWM permiten verificar su funcionamiento para todos los valores posibles de "t_on".
- 5) A continuación, comprobamos que el banco de pruebas ya está preparado. Siguiendo los pasos indicados en la documentación para editar un nuevo banco de pruebas, podemos comprobar la configuración de lo que tenemos incluido en el proyecto desde la ventana



uoc.edu

Tasks en la izquierda, seleccionando en el desplegable *Gate Level Simulation* y entonces la tarea *Gate-level Simulation* \rightarrow *Edit Settings*. Debería quedar algo similar a:

Simulation Specify options for generating output files for use with other EDA tools.
Iool name: ModelSim-Altera Rug gate-level simulation automatically after compilation EDA Netlist Writer settings Eormat for output netlist: VHDL Output girectory: simulation/modelsim Map illegal HDL characters Enable glitch filtering Options for Power Estimation Generate Value Change Dump (VCD) file script Script Settings Design instance name: More EDA Netlist Writer Settings More EDA Netlist Writer Settings More EDA Netlist Writer Settings More EDA Netlist Writer Settings More is script to set up simulation: More NativeLink Settings More NativeLink Settings

Y seleccionando el botón Test Benches...

kisting test bend	ch settings:		11			<u>N</u> ew
Name	Top Level Module	Design Instance	Run For	Test Bench Fil	le(s)	<u>E</u> dit
wm_testbench	pwm_testbench	uut	21 us	pwm_tb.vht		



A continuación editamos la configuración del banco de pruebas para comprobar la configuración:

dit test bench setting	gs for the selected	d test bench.	
	•		
est bench name: pv	wm_testbench		
op level <u>m</u> odule in te	est bench: pwm_	testbench	
Use test bench to	perform VHDL tim	ning simulation	
Design instance n	ame in test bench	r: uut	
Simulation period			
O Run simulation	until all <u>v</u> ector stir	muli are used	
End simulation:	at: 21	us 🔻	
Test bench and sim	ulation files		
Test bench and sim	ulation files	x-4	-10
Test bench and sim <u>F</u> ile name:	ulation files	<u>A</u> do	ł
Test bench and sim <u>File name:</u> File Name	Library	Add HDL Version Remo	d ove
Test bench and sim <u>File name:</u> File Name pwm_tb.vht	Library	HDL Version	d ove
Test bench and sim Eile name: File Name pwm_tb.vht	Library	HDL Version	d ove o
Test bench and sim <u>File name</u> : File Name pwm_tb.vht	Library	HDL Version	d ove n

6) Finalmente, cerramos todas las ventanas y simulamos (con Gate Level Simulation → Start) para obtener algo similar a las formas de onda de la figura siguiente.



Como se puede observar, el valor del tiempo de ON (t_on) se va incrementando en una unidad (desde 0 a 32) en cada ciclo (o período) de la señal PWM de salida (pwm_out), y luego se va decrementando en una unidad (desde 32 a 0) en cada ciclo de la señal PWM. El



periodo de la señal pwm_out es fijo y el tiempo a nivel lógico "1" varía en cada ciclo de la señal según sea el valor de entrada t_on.

En la siguiente figura se muestra el detalle de la simulación para un ciclo de la señal PWM con t_on = 16, que equivale a un Duty Cycle del 50% ya que en cada ciclo o periodo de la señal PWM hay un total de 32 ciclos de reloj. Se puede ver cómo el contador 'cnt' es el elemento que controla el período de la señal PWM, incrementando en un unidad en cada flanco de subida de la señal de reloj, y contando de 0 a 31 de manera periódica.

Wave						- 🗆 X
Eile Edit View Add Format Tools Bookmarks V	Window Help					
Wave - Default						: • • • ×
B·G B \$ ∰ \$ ∰ \$ № 6 Ω_ 0·A		🔁 🛊 🆛 🖌 🔯 🚺 100 ps 🛃 🔃 🗓	◎200112000	🎄 🖪 • 명 • 명 🚳 • 명 📄 🔬	Ш 111 (🗗 🕹 🕹 🕹 🕹 🕹 (111 ст.)	
] 3+ - +€ - 3- Search: 📃 🚽 🥼	1 the second sec					
🐅 🖌 Maga						
/pwm_testbench/dk 1 /pwm_testbench/reset 0			ununun	wwwwww	unnunun	
/pwm_testbench/t_on	15	X 16		والترابي والمتحال والمتحا والمحاكرة	(17	و المحدة المحدة المحدة المحدة ا
	23 (24) 25 [26 (27) 28 (2	9 130 131 <u>10 11 12 13 14 1</u> 5 1	6 17 <u>)</u> 8 19 110 111 (12)13 114 115 116	(17 [18 [19]20 [21 [22]23 (24)25 [26	127 128 129 130 131 (0)1 12 13 14	5 <u>16 17 (8 19 110)11 (12)</u>
/pwm_aesuserich/pwm_out						-
Now 26583515.946 ns	5100 ns	5150 ns 5200 ns	5250 ns 5300 ns	\$350 ns 5400 ns	5450 ns 5500 ns	5550 ns 5600 ns
	•					E
5079431 ps to 5624382 ps Now: 141,235,705,946 ps D	Delta: 6					1

Universitat Oberta

de Catalunya

Problema 2 (20%)

un encoder incremental para medir el desplazamiento angular, dos finales de carrera mecánicos para evitar que el motor gire fuera del rango entre 0° y 180°, un detector de ángulo 0°, y un dispositivo de control de posición basado en una FPGA. La siguiente figura muestra un diagrama de bloques del sistema con las señales de entrada/salida del dispositivo de control de posición: "encoder_in", "end_stop_zero", "angle_setting[7:0]", "rotate" y "left_nright".

El objetivo de este problema consiste en el diseño de un sencillo sistema de control del ángulo de

Los satélites LEO (Low Earth Orbit) orbitan alrededor de la tierra a una altura de entre 200 y 2000 km, tienen una velocidad relativa respecto a un punto fijo de la superficie terrestre, y pueden realizar una vuelta completa a la tierra en 90 minutos aproximadamente. En los sistemas de comunicaciones por satélite LEO se realiza un seguimiento de los satélites desde estaciones terrestres. Cada estación terrestre está equipada con una antena parabólica que puede ajustar el haz principal de su diagrama de radiación para "apuntar" y "seguir" a un satélite mientras atraviesa la zona de cobertura de la estación. La antena tiene dos motores que permiten ajustar el ángulo de

uoc.edu



elevación (0-180°) y el ángulo de azimut (0-360°) de la antena, respectivamente.



El motor permanece parado cuando la señal "rotate" está a nivel lógico "0". El motor gira hacia la izquierda cuando la señal "rotate" está a nivel lógico "1" y la señal "left_nright" está a "1". El motor gira hacia la derecha cuando la señal "rotate" está a nivel lógico "1" y la señal "left_nright" está a "0". Cuando el motor gira hacia la derecha (en sentido horario), el ángulo de elevación disminuye hasta llegar al final de carrera de 0°. Si el motor llega al final de carrera de 0°, el detector de ángulo 0°



activa a nivel lógico "1" una señal denominada "end_stop_zero". Cuando el motor gira hacia la izquierda (en sentido anti-horario), el ángulo de elevación aumenta hasta llegar al **final de carrera de 180**°.

El **encoder incremental** está formado por un disco codificado, que se desplaza unido al eje de la antena, y un cabezal detector que permanece fijo. El disco codificado está dividido en sectores y el cabezal produce un cambio en una señal digital de salida cada vez que el disco se desplaza un ángulo fijo (de 1°) entre dos sectores. La salida del encoder incremental es una señal periódica cuadrada, denominada "encoder_in", cuya frecuencia depende de la velocidad de rotación del motor. Consideramos que la velocidad de rotación del motor es constante, por tanto, el periodo de la señal "encoder_in" es constante e igual al **tiempo que tarda el motor en realizar un desplazamiento angular de 1°**. Cuando el motor está parado, la señal "encoder_in" permanece fija a nivel lógico "0".

El **dispositivo de control de posición** basado en una FPGA se encarga de ajustar el ángulo de elevación al valor introducido en la entrada digital "angle_setting[7:0]" de 8 bits, que puede tomar valores entre 0° y 180°. El dispositivo de control de posición incluye un contador up/down binario (de 8 bits) cuya salida es el valor del ángulo de elevación actual, denominado "angle_counter[7:0]". Cada vez que se introduce un nuevo valor en "angle_setting[7:0]", el dispositivo de control de posición dará la orden de giro del motor en el sentido adecuado, mediante sus señales de salida "rotate" y "left_nright", según sea el ángulo de elevación actual de la antena. Se pueden dar los siguientes casos:

- Si el valor de "angle_setting[7:0]" es mayor que "angle_counter[7:0]", entonces el motor debe girar hacia la izquierda y la señal "angle_counter[7:0]" se incrementa en 1º en cada flanco de subida de la señal "encoder_in" procedente del encoder.
- Si el valor de "angle_setting[7:0]" es menor que "angle_counter[7:0]", entonces el motor debe girar hacia la derecha y la señal "angle_counter[7:0]" se decrementa en 1º en cada flanco de subida de la señal "encoder_in" procedente del encoder.
- Si el valor de "angle_setting[7:0]" es igual que "angle_counter[7:0]", entonces el motor debe permanecer parado.

Cuando se realiza un reset del dispositivo de control de posición o se pone en marcha, el valor del ángulo de elevación actual "angle_counter[7:0]" conmuta a 0°. Al utilizarse un encoder incremental, y no un encoder absoluto, cada vez que se da esta situación debe realizarse una **maniobra de inicialización del sistema** que consiste en girar el motor hacia la derecha hasta que el motor llega al final de carrera mecánico y se activa la salida "end_stop_zero" del detector de ángulo 0°.

El funcionamiento descrito del dispositivo de control de posición se representa en el siguiente diagrama de estados. Se trata de una **máquina de Moore**, que es un tipo de máquina de estados en la que el valor de las salidas sólo depende del estado actual, y no dependen del valor de las entradas. En las **máquinas de Mealy** las salidas dependen del estado actual y de las entradas.



Como puede observarse en el diagrama de estados, en cada flecha de transición se indica la condición necesaria para conmutar de un estado a otro o para permanecer en el mismo estado.



En cada estado, las salidas de la máquina de estados deben hacer lo siguiente:

- En el estado "rotate_to_zero":
 - El motor gira a la derecha ("rotate"="1" y "left_nright"="0").
 - La señal "angle_counter[7:0]" se resetea a 0°.
- En el estado "at_zero":
 - El motor está parado ("rotate"="0" y "left_nright"="0").
 - La señal "angle_counter[7:0]" se mantiene a 0°.
- En el estado "rotate_to_left":
 - El motor gira a la izquierda ("rotate"="1" y "left_nright"="1").
 - La señal "angle_counter[7:0]" se incrementa en 1º en cada flanco de subida de "encoder_in".
- En el estado "rotate_to_right":
 - El motor gira a la derecha ("rotate"="1" y "left_nright"="0").
 - La señal "angle_counter[7:0]" se decrementa en 1º en cada flanco de "encoder_in".

• En el estado "at_setting":

Universitat Oberta

de Catalunya

- El motor está parado ("rotate"="0" y "left_nright"="0").
- La señal "angle_counter[7:0]" se mantiene constante.

El siguiente listado (dividido en 3 partes) corresponde al código VHDL del dispositivo de control de posición basado en FPGA. El proceso "rising_edge_detector_pr" detecta los flancos de subida en la señal "encoder_in", generando un pulso de 1 ciclo de reloj cada vez que se produce un flanco de subida. El proceso "fsm_pr" describe las condiciones para cambiar de un estado a otro y el proceso "fsm_outputs" describe la asignación de valores a las salidas de la máquina. El proceso "counter_pr" describe el contador up/down binario del ángulo de elevación.

Como se puede comprobar, la descripción VHDL de los procesos "fsm_pr", "fsm_outputs" y "counter_pr" está incompleta en los espacios donde hay comentarios que indican "Completar aquí". En este problema se pide completar el diseño VHDL y verificar el funcionamiento mediante simulación.

Listado VHDL del fichero "position_control.vhd" (parte 1 de 3)

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
  23
  4
  5
       □ entity position_control is
                                             : in std_logic; -- Clock signal
: in std_logic; -- Reset signal
: in std_logic; -- Encoder signal
: in std_logic; -- End stop 0° signal
: in std_logic_vector(7 downto 0); -- Angular position setting
: out std_logic; -- Rotate motor
: out std_logic -- 1 = left, 0 = right
       □port (
  67
 89
                reset
                encoder_in
                end_stop_zero
angle_setting
10
11
12
                rotate
13
14
                left_nright
15
          end position_control;
16
17
18
        □ architecture rtl of position_control is
19
20
21
22
                type state_type is (rotate_to_zero, at_zero, rotate_to_left, rotate_to_right, at_setting);
                signal state
                                                        : state_type;
23
24
25
26
27
28
29
                signal angle_counter : unsigned(7 downto 0); -- Counter of current angle
               signal counter_en : std_logic;
signal counter_up_ndown : std_logic;
signal counter_rst : std_logic;
                                                                                             -- Enable counter
                                                                                            --1 = \text{count up}, 0 = \text{count down}
                                                                                             -- Reset counter
                                                                                           -- Rising edge of signal "encoder_in"
-- Signal "encoder_in" delayed 1 clock
               signal in_rise
signal in_delayed
                                                        : std_logic;
: std_logic;
30
31
        ⊡begin
32
33
       -- Detector of rising edges of signal "encoder_in"

Drising_edge_detector_pr : process(clk, reset)
34
35
36
         begin
                if(reset ='1') then
    in_rise <= '0';</pre>
       Ė
37
                     in_rise <= '0';
in_delayed <= '0'
38
                elsif(rising_edge(clk)) then
in_rise <= not in_delayed and encoder_in;
in_delayed <= encoder_in;</pre>
       Ġ
39
40
41
                end if;
42
          end process rising_edge_detector_pr;
43
```



2019-2



uoc.edu

Listado VHDL del fichero "position_control.vhd" (parte 2 de 3)





Listado VHDL del fichero "position_control.vhd" (parte 3 de 3)



Junto con el enunciado de la PEC, se os ha proporcionado un archivo llamado "2019_2_PAC2_PositionControl.qar" que corresponde al proyecto a partir del cual se debe completar el diseño del código del "position control.vhd". Con él se pide hacer lo siguiente:

- 1) Recuperar el proyecto a partir del archivo proporcionado (en Quartus Prime, ir a *Project -> Restore Archived Project*).
- Completar el fichero "position_control.vhd" con el código que falta en la descripción de la máquina de estados en el proceso "fsm_pr". Las condiciones para cambiar de un estado a otro se detallan en el diagrama de estados presentado antes.
- 3) Completar el fichero "position_control.vhd" con el código que falta en la descripción de las salidas de la máquina de estados en el proceso "fsm_outputs". Deben asignarse los valores adecuados a las salidas (rotate, left_nright, counter_en, counter_up_ndown, counter_rst) en cada uno de los estados.
- 4) Completar el fichero "position_control.vhd" con el código que falta en la descripción del contador up/down binario en el proceso "counter_pr". Deben asignarse los valores adecuados a la salida del contador (angle_counter) para cada una de las condiciones.
- 5) Compilar el diseño sobre una FPGA de Altera de la familia Cyclone IV E ejecutando Processing → Start Compilation. Se deben mostrar los resultados de ocupación y explicar brevemente los elementos lógicos, número de pines, etc.
- 6) El proyecto incluye un banco de pruebas (fichero "position_control_tb.vht") que debe completarse para verificar el funcionamiento del diseño del "position_control.vhd" mediante simulación RTL con *Modelsim-Altera Starter Edition*. Se pide añadir el código que falta en el fichero "position_control_tb.vht" para verificar los 4 test cases siguientes:
 - a) Maniobra de inicialización a 0º después del reset.
 - b) Ajuste del ángulo de elevación a 90°.
 - c) Ajuste del ángulo de elevación a 180°.
 - d) Ajuste del ángulo de elevación a 45°.



- 7) Lanzar la simulación con ModelSim (en Tasks, seleccionar *RTL Simulation* → clickar con botón derecho en *RTL Simulation* → clickar en *Start*). Si es necesario añadir más señales a la ventana Wave, en la ventana "sim Default" debe seleccionarse "uut" para que aparezcan todas las señales internas del "position_control" en la ventana "Objects". En la ventana "Objects", seleccionar todas las señales deseadas, clickar con botón derecho y seleccionar "Add Wave". Finalmente, lanzar de nuevo la simulación ejecutando los siguientes comandos en la consola (ventana "Transcript") de ModelSim:
 - > restart
 - > run 40 us

ATENCIÓN: Se debe explicar el resultado de la simulación de cada test case.



Solución:

- 1) Recuperamos el proyecto siguiendo las instrucciones.
- 2) En este apartado se pide completar el código VHDL del proceso "fsm_pr" con las condiciones necesarias para cambiar de un estado a otro. El código del proceso "fsm_pr" podría quedar como el que se muestra en el siguiente listado. Tal como se puede observar, las condiciones para cambiar de estado coincides con las que se detallan en el enunciado.

Listado del código VHDL del proceso "fsm_pr":

-- Finite states machine: conditions to switch between states fsm_pr: process (clk, reset) 45 46 | begin if (reset ='1') then 47 48 49 state <= rotate_to_zero;</pre> 50 51 52 53 54 55 56 57 58 59 elsif (clk'event and clk = '1') then case state is when rotate_to_zero =>
 if (end_stop_zero = '1') then
 state <= at_zero;</pre> else state <= rotate_to_zero;</pre> end if; 60 when at_zero => 61 62 if (unsigned(angle_setting) > 0) then
 state <= rotate_to_left;</pre> 63 64 65 else state <= at_zero; end if; 66 when rotate_to_left =>
 if (angle_counter = unsigned(angle_setting)) then
 state <= at_setting;
 elsif (angle_counter < unsigned(angle_setting)) then
 state <= rotate_to_left;</pre> 67 68 69 70 71 72 73 74 75 76 77 78 79 80 else state <= rotate_to_right;
end if;</pre> when rotate_to_right =>
 if (angle_counter = unsigned(angle_setting)) then state <= at_setting; elsif (angle_counter < unsigned(angle_setting)) then state <= rotate_to_left;</pre> 81 82 83 else state <= rotate_to_right; end if; 84 85 86 87 when at_setting => if (angle_counter = unsigned(angle_setting)) then state <= at_setting; elsif (angle_counter > unsigned(angle_setting)) then 88 89 90 state <= rotate_to_right; else 91 92 93 state <= rotate_to_left; end if; when others =>
 state <= rotate_to_zero;</pre> 94 95 96 97 end case; end if; 98 99 end process fsm_pr;



3) En este apartado se pide completar el código VHDL del proceso "fsm_outputs" con la asignación de valores a las salidas (rotate, left_nright, counter_en, counter_up_ndown, counter_rst) en cada uno de los estados. El código del proceso "fsm_outputs" podría quedar como el que se muestra en el siguiente listado.

Listado del código VHDL del proceso "fsm_outputs":

begin	
<pre>case state is when rotate_to_zero =></pre>	<pre>rotate <= '1'; left_nright <= '0'; counter_en <= '0'; counter_up_ndown <= '0';</pre>
when at_zero =>	<pre>rotate <= '0'; left_nright <= '0'; counter_en <= '0'; counter_up_ndown <= '0'; counter rst <= '0';</pre>
<pre>when rotate_to_left =></pre>	<pre>rotate <= '1'; left_nright <= '1'; counter_en <= '1'; counter_up_ndown <= '1'; counter_rst <= '0';</pre>
<pre>when rotate_to_right =></pre>	<pre>rotate <= '1'; left_nright <= '0'; counter_en <= '1'; counter_up_ndown <= '0'; counter_rst <= '0';</pre>
<pre>when at_setting =></pre>	<pre>rotate <= '0'; left_nright <= '0'; counter_en <= '0'; counter_up_ndown <= '0'; counter_rst <= '0';</pre>
when others =>	<pre>rotate <= '0'; left_nright <= '0'; counter_en <= '0'; counter_up_ndown <= '0'; counter_rst_<= '0':</pre>



4) En este apartado se pide completar el código VHDL del proceso "counter_pr" asignando los valores adecuados a la salida del contador (angle_counter) para cada una de las condiciones. El código podría quedar como el que se muestra en el siguiente listado.

Listado del código VHDL del proceso "counter_pr":

143	Up/down binary counter of current position (1 count step = 1°)
144	<pre>dcounter_pr : process(clk, reset)</pre>
145	lbegin
146	β if (reset = '1') then
147	\downarrow angle counter <= (others => '0'):
148	\square alsif (c]k' event and c]k = '1') then
140	\Box if (conton not -1) then
149	
150	- angle_counter <= (others => 0);
151	elsif (counter_en = '1' and in_rise = '1') then
152	if (counter_up_ndown = '0') then
153	- angle counter <= angle counter - 1:
154	else else
155	angle counter \leq angle counter + 1:
156	end if:
157	end if
150	and df.
100	eria ir;
159	end process counter_pr;
160	
161	end rtl:

5) Compilamos y anotamos los resultados obtenidos:

	Compilation Report - position_control
Flow Summary	
< <filter>></filter>	
Flow Status	Successful - Sat Mar 28 19:14:35 2020
Quartus Prime Version	18.1.0 Build 625 09/12/2018 SJ Lite Edition
Revision Name	position_control
Top-level Entity Name	position_control
Family	Cyclone IV E
Total logic elements	45 / 6,272 (< 1 %)
Total registers	15
Total pins	14 / 92 (15 %)
Total virtual pins	0
Total memory bits	0 / 276,480 (0 %)
Embedded Multiplier 9-bit elements	0/30(0%)
Total PLLs	0/2(0%)
Device	EP4CE6E22C6
Timing Models	Final

Ninguna sorpresa respecto el número de pines: 14 (es la suma exacta de los que tenemos definidos en la entidad). El número de registros (15 flip-flops) es también lo que toca: 8 registros para el contador, 4 para las salidas de la máquina de estados y 3 más para



codificar los estados de la máquina. Por otro lado, los elementos lógicos se elevan a 45, ya que tenemos diversos comparadores del valor de "angle_counter" respecto a "angle_setting", 2 sumadores de 8 bits en el contador, además de la lógica de control.

6) El listado de un posible banco de pruebas para verificar los 4 test cases se muestra a continuación.

Listado del banco de pruebas "position_control_tb.vht" (1 de 2):

```
[library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
  2
  34
          567
  89
          □ architecture behavior of position_control_testbench is
                     -- Unit under test.
component position_control
Ė
                           port(
clk
          Ξ
                                                                          : in std_logic; -- Clock signal
: in std_logic; -- Reset signal
: in std_logic; -- Encoder signal
: in std_logic; -- End stop 0° signal
: in std_logic; -- End stop 0° signal
: in std_logic; -- Rotate motor
: out std_logic; -- Rotate motor
: out std_logic -- 1 = left, 0 = right
                                  reset
                                  reset
encoder_in
end_stop_zero
angle_setting
rotate
left_nright
                     );
end component;
                     signal clk
signal reset
signal encoder_in
signal end_stop_zero
signal angle_setting
                                                                          : std_logic := '0';

: std_logic := '0';

: std_logic := '0';

: std_logic := '0';

: unsigned (7 downto 0) := (others => '0');
                     -- Clock definition
constant clk_period : time := 10 ns;
constant encoder_in_period : time := 100 ns;
              begin
                    gin
-- Instance of the unit under test.
uut: position_control PORT MAP (
    clk => clk,
    reset => reset,
    encoder_in => encoder_in,
    end_stop_zero => end_stop_zero,
    angle_setting => std_logic_vector(angle_setting),
    rotate => onen.
           rotate => open,
left_nright => open
                           ):
                          Definition of the clock process.
           Ė
                     clk_process :process
                     begin
clk <= '1
                    cik <= 'l';
wait for clk_period/2;
clk <= '0';
wait for clk_period/2;
end process;
                        - Definition of the encoder signal process.
          Ġ
                     encoder_in_process :process
                     begin
                            encoder_in <= '1'
                     encoder_in <= '1';
wait for encoder_in_period/2;
encoder_in <= '0';
wait for encoder_in_period/2;
end process;
 61
```



Listado del banco de pruebas "position_control_tb.vht" (2 de 2):

```
Stimuli process.
stimuli: process
       ģ
               begin
                        Reset circuitry
                    wait for clk_period * 2;
reset <= '0';</pre>
                    wait for 1 ps:
                    -- Test case 1: initializ
wait for 10 * clk_period;
end_stop_zero <= '1';
wait for clk_period;
                                              initialization (rotating to position 0°)
                    -- Test case 2: angular position setting = 90 (rotate to right from 0° to 90°)
angle_setting <= to_unsigned(90, 8);
wait for 90 * encoder_in_period;</pre>
                    wait for encoder_in_period * 2;
                    -- Test case 3: angular position setting = 180 (rotate to left from 90° to 180°)
angle_setting <= to_unsigned(180, 8);
wait for 90 * encoder_in_period;</pre>
                    wait for encoder_in_period * 2;
                    -- Test case 4: angular position setting = 45 (rotate to right from 180° to 45)
angle_setting <= to_unsigned(45, 8);
wait for (180 - 45) * encoder_in_period;</pre>
               wait;
end process;
        Lend:
```

Tal como se puede observar en el banco de pruebas:

- Se declara el componente a verificar (position_control) [líneas 11-21] y la instancia [36-43] utilizando las señales internas del banco de pruebas declaradas previamente [23-27].
- Se genera la señal de reloj en el proceso "clk_process" [líneas 46-52]. La señal de reloj se inicializa en la línea 23 y utiliza un período de 10 ns definido en la constante "clk_period" [línea 30].
- Se genera la señal encoder_in en el proceso "encoder_in_process" [líneas 55-61]. La señal encoder_in se inicializa en la línea 25 y utiliza un período de 100 ns definido en la constante "encoder_in_period" [línea 31]. Por tanto, la señal encoder_in es una señal cuadrada con periodo constante.
- Se generan los estímulos de entrada necesarios para hacer la comprobación del diseño en el proceso "estimuli" [líneas 64-97] en los 4 test cases.

Tal como se ha comentado, el proceso "stimuli" es el que se encarga de ir generando los estímulos que se aplicarán a las entradas del módulo "position_control" que estamos verificando. En este caso, no se hace la comprobación explícita de la salida en este mismo proceso y, por tanto, será el/la diseñador/a quien tendrá que hacer la verificación visual de las formas de onda obtenidas.



7) A continuación, comprobaremos el resultado de la simulación con RTL Simulation. Es importante destacar que el hecho de utilizar una simulación tipo RTL permite observar todas las señales internas, lo cual ayuda mucho en caso de tener que corregir errores de diseño.

Resultado de la simulación del test case 1 (Maniobra de inicialización a 0° después del reset): Como puede observarse en la siguiente forma de onda de la simulación, el periodo de la señal "encoder_in" es constante y de 100 ns. Además, se puede ver el funcionamiento del circuito de detección de flancos de subida en la señal "encoder_in", cuando llega un flanco "encoder_in" se produce un pulso en la señal "in_rise". Después del reset, el estado de la máquina es "rotate_to_zero". A continuación, 10 ciclos de reloj más tarde, se activa la señal "end_stop_zero" para indicar que el motor ha llegado al final de carrera de 0°, y cuando eso ocurre, la máquina conmuta al estado "at_zero". En ese estado se activa a nivel "1" la señal "counter_rst" para fijar el valor de "angle_counter" a 0°.

\$1 +	Msgs							40					
+		(0							Č.				
# /position_control_testbench/uut/angle_setting 45		0								190			
/position_control_testbench/uut/clk 1													
/position_control_testbench/uut/counter_en													
/position_control_testbench/uut/counter_rst													
/position_control_testbench/uut/counter_up_ndown													
/position_control_testbench/uut/encoder_in 1													
/position_control_testbench/uut/end_stop_zero													
/position_control_testbench/uut/in_delayed													
/position_control_testbench/uut/in_rise				1									
🖕 /position_control_testbench/uut/left_nright 0													
/position_control_testbench/uut/reset													
/position_control_testbench/uut/rotate													
/position_control_testbench/uut/state at_setting	g	rotate to	zero							at zero	rotate to	left	
P													

Resultado de simulación del test case 2 (Ajuste del ángulo de elevación a 90°): Una vez que se ha realizado la maniobra de inicialización a 0°, se introduce un valor de "angle_setting=90°" para que el motor gire hasta llegar al ángulo de 90°. Como el valor de "angle_setting" es mayor que el de "angle_counter=0°", la máquina conmuta al estado "rotate_to_left", activándose a nivel "1" la señal "left_nright" y la señal "rotate" para girar el motor hacia la izquierda. Además, se habilita el contador activando a "1" la señal "counter_en" y hacia arriba (up) activando a "1" la señal "counter_up_ndown". En cada flanco de subida de la señal "encode_in", se genera un pulso en "in_rise" que incrementa el valor de "angle_counter" en 1 unidad. Cuando el valor de "angle_counter" llega a 90°, la máquina pasa al estado "at_setting" y se ponen a "0" las señales "rotate" y "counter_en" para inhabilitar el movimiento del motor y el contador.

🔕 -	\	Msgs																											
=	angle_counter	45	(0		X 1	12	I 3	<u>)</u> (4	<u>(</u> 5	16	1 7	<u>)</u> 8	<u>19</u>	1 10	X11	<u> 12</u>	<u> 1</u> 3	I 14	<u>) 15</u>	<u> 16</u>	X 17	X 18	<u> (</u> 19	120	I 21	22	<u>1</u> 23	24	125 X
D-4	angle_setting	45	0	(90																									
- 4	🕨 dk	1							10000000	muum				maan			ພາກການພ	mmm				honouunn							
	counter_en	0																											
	counter_rst	0																											
	counter_up_ndown	0																											
- 4	encoder_in	1																											
4	end_stop_zero	0																											
	in_delayed	1																											
	in_rise	0		L	Γ		Γ		1	η		Γ	<u>ا</u>				<u> </u>	n	<u>n </u>	<u>n </u>	<u>n </u>	<u> </u>		Γ				1	
1	left_nright	0																											
	> reset	0																											
1	o rotate	0																											
, 🔹	> state	at_setting	rotate t.	. <u>U</u> rotate	to left	-															-								



		Msgs																										
0- 0-	angle_counter angle_setting	45 45	<u>(25)(26</u> 90	<u>) 27 28</u>	(29 (30	<u>(31 (32</u>	<u>(33 (</u> 34	(35 (36	<u>(37)</u> 38	(39 (40	(41 (42	<u>(43 (44</u>	(45 (46	<u>(47</u> (48	(49 <u>(</u> 50	(51 (52	<u>) 53 54</u>	<u>(55 (</u> 56	(57 (58	<u>) 59 (60</u>	<u>(61 (62</u>	<u>(63 (64</u>	X65 X66	<u>(67 (68</u>	(69 (70	(71 (72	(73 (74	(75
	dk counter_en	1 0						ununu		noun						MULANU	wuouuu		naanaa	uwwww			ouunna			aanaan		
	counter_up_ndown	0 1		nn	nn	hn	nn	h	nn	nn	nn	nn	nn	nn	l.	1.A	nn	nn	·	nn	nn	nn	nn	nn	nn.	n	h	
	end_stop_zero in_delayed in_rise	0 1 0					hn																					2
	keft_nright reset	0 0																										
	💊 rotate 🔷 state	0 at_setting	rotate to le	ft																								

🔕 -		Msgs																		
+	angle_counter	45 45) 90	59 (60	<u>(61 (6</u>	2 (63 (64	<u>(65 (66</u>	<u>(67 (68</u>	<u>(69 (70</u>	<u>71 72 72 7</u> 2 72 72 72 72 7	<u> (73 (</u> 74	<u> (75 (76</u>	<u>(77 (78</u>	<u>) 79) 80</u>	<u> (81 (82</u>	<u>(83 (84</u>	<u> (85)</u> 86	<u>(87)</u> 88	<u>)89 90</u>	X
A. A. W.	 dk counter_en counter_rst 	1 0 0				nannan						wwww	uuuuuu			uuuuuu				
10 M	counter_up_ndown encoder_in end_stop_zero	0 1 0				hn	hn								nn.					
	in_delayed in_rise left_nright	1 0 0																		
	reset	0 0 at cotting																		
-	state	at_setting	101																,at	setung ;

Resultado de simulación del test case 3 (Ajuste del ángulo de elevación a 180°): Una vez que motor ha llegado al ángulo de 90°, se introduce un nuevo valor de "angle_setting=180°" para que el motor gire hasta llegar al ángulo de 180°. Como el valor de "angle_setting" es mayor que el de "angle_counter=90°", la máquina conmuta de nuevo al estado "rotate_to_left", activándose a nivel "1" la señal "left_nright" y la señal "rotate" para girar el motor hacia la izquierda. Además, se habilita el contador activando a "1" la señal "counter_en" y hacia arriba (up) activando a "1" la señal "counter_up_ndown". En cada flanco de subida de la señal "encode_in", se genera un pulso en "in_rise" que incrementa el valor de "angle_counter" en 1 unidad. Cuando el valor de "angle_counter" llega a 180°, la máquina pasa al estado "at_setting" y se ponen a "0" las señales "rotate" y "counter_en" para inhabilitar el movimiento del motor y el contador.

💫 🗸		Msgs																					
.	angle_counter	45	88	(x 100) (x 100		<u>)</u> 91)92	<u>) 93) 94</u>	<u>)</u> 95 (96	<u>)</u> 97 <u>)</u> 98	<u>)</u> 99) 100	101 102	103 104	105 106	107 108	<u>) 109 110</u>	111 1112	<u>) 113 114</u>	<u>) 115 116</u>	117 118	119 120	121 122	123 124	125 125
•	angle_setting	45	90) 18	80																	
4	> clk	1																					
	> counter_en	0																					
1	> counter_rst	0			_																		
1	counter_up_ndown	0																					
- 4	encoder_in	1				نا و السا م	عاولها ول	غات لطادم				غا ولغا م									غاه لعا م		ولطاد
- 4	end_stop_zero	0	-																				
	n_delayed	1			┥└╷└	┨└┚┖	┥└╷└	$\downarrow \sqcup \sqcup$	╏└╏└	╷└╷└		$\left\{ \sqcup \right\} \sqcup$	╏└┚└└	$[\sqcup $						$[\sqcup $			
	In_rise	0																					
	recet	0																					
3	reset	0	_																				
	state	at setting	rota		t setting Yr	state to lef																	
P		dr_betong	1000	<u>e , a</u>																			

Universitat Oberta de Catalunya	
------------------------------------	--

<u>, L</u>		Misgis																														
± <	angle_counter	45	151 152	<u>(</u> 153	154	ž 155	156	157	158	159	<u>(</u> 160	161	162	(163	164	(165	166	167	168	169	170	171	172	173	174	175	1176	177	178	179	180	
H-4	angle_setting	45	180																													
4	k dk	1																t. TUTU				1						hananana				
	counter_en	0																														
	counter_rst	0	_																													
	counter_up_ndown	0																										5				
4	encoder_in	1																														
4	end_stop_zero	0																														
	in_delayed	1																														
	in_rise	0		1	1	1	Λ		1	1	1	<u>n</u>	1	1	1			h	1		1			1		1	1		1			
	left_nright	0																														
4	> reset	0																														
	s rotate	0																														
. 4	> state	at_setting	rotate to le	ft) at se	tting

Resultado de simulación del test case 4 (Ajuste del ángulo de elevación a 45°): Una vez que motor ha llegado al ángulo de 180°, se introduce un nuevo valor de "angle_setting=45°" para que el motor gire hasta llegar al ángulo de 45°. Como el valor de "angle_setting" es menor que el de "angle_counter=180°", la máquina conmuta al estado "rotate_to_right", activándose a nivel "0" la señal "left_nright" y a nivel "1" la señal "rotate" para girar el motor hacia la derecha. Además, se habilita el contador activando a "1" la señal "counter_en" y hacia abajo (down) poniendo "0" en la señal "counter_up_ndown". En cada flanco de subida de la señal "encode_in", se genera un pulso en "in_rise" que decrementa el valor de "angle_counter" en 1 unidad. Cuando el valor de "angle_counter" llega a 45°, la máquina pasa al estado "at_setting" y se ponen a "0" las señales "rotate" y "counter_en" para inhabilitar el movimiento del motor y el contador.

<u> 💫 -</u>	Msgs																														
🕀 🔶 angle_counter	45	<u>(</u> 178	(179 (180		179) 178	(177)	176	<u>) 175</u>)	174 X	173	172	171	(170	(169 (168	l 167	166) 165	164) 163) 162) 161	<u>)</u> 160	<u>) 159</u>	(158	(157	(156	(155 <u>)</u> 154	153 152) 151) 150
🖅 🎝 angle_setting	45	180			(4	5																									
📣 dk	1		timunun u	unun).						hannanan	uuun	mmu	uuuui.	VIILIIU	nnnm		nhanana			mm		tonono u	WWWW	mum	www		monona				
counter_en counter_rst	0 0																														
counter_up_ndown	0																														
encoder_in end stop zero	1			Ц							Ч															P -				-	
in_delayed	1	7	بْتْن	Ц	Ĵ		Ļ	ŗ		ļ,	Ţ			ļ		, , , , , , , , , , , , , , , , , , ,	Ļ	<u>,</u>	ŗ				Ļ	Ļ.	Ļ	ŗ	Ļ		μņ	Ļ	, L
left_nright	0													_																	
set 🕹	0	-																													
💠 rotate	0						1.11.11.11.11.11																								
🔷 state	at_setting	rotate	to left)	at set	ting (n	otate t	o right																								

1		msgs													2													
• <	angle_counter	45	1151	(150)	149 (14	8)1	47 (146	145	(144	143	142	141 (140) 1 3	9 (138	137 136	135 134	(133)13	2 (131 130	(129) 128	127 126	(125) 124	(123) 122	121 120	119 118	117	(116)	115
9-4	angle_setting	45	45																									
- 4	> dk	1				шцин		1,101011			JUUL											4.00063000.00						
3	counter_en	0																										
-	counter_up_ndown	ŏ																										
4	encoder_in	1																										
**	in_delayed	1						h							hn						hn		hn	hin	hn			
1	in_rise	0				_^_						<u> </u>	_1_					h		ſſ		<u>р</u>			_l(
4	reset	0																										
1	a rotate	0																										
	state	at_setung	rotate to	right				+										+										



2.	*	Msgs																			
Ð	angle_counter	45	1116	(115)(114	1113 I 112	X 111 X 110	109 108	107 106	105 104	103 102	101 100	199 198	97 96	(95 (94	[93)92	I91 I90	(89 (88	87 186	(85)84	(83)(82	[81 (80
0 -4	angle_setting		45																		
-	📣 dk											ionenenen utututu				hada da kana kana da ka					
	counter_en	0																			
-	counter_up_ndown	0																			
	encoder_in	1	<u></u>																		
	in_delayed	0 1 0	ŗ																		
	left_nright	ō																			LIL
4	il reset																				
	💠 rotate																				
	🔷 state	at_setting	rotate	to right																	

💫 -	Msgs																										
• 🔷 angle_counter	45	(79 (78	77 77	6 X 7	5 (74	73 72	(71	(70	(69)68	3 16	7 (66	65 (64	(63)6	2) (e	51 (60	(59) 58	(57)5	5) 55	(54	(53)	52 X	51 (50) 49	(48	(47 46	<u>(</u> 45	
angle_setting	45	45																									
📣 dk	1		UUUUUUUUU							mulu	EMMAAAA		II ANNO 1919	umpti	WARANTA	ANUMANNA ANUMANNNA ANUMANNNNA ANUMANNNNA ANUMANNNNA ANUMANNNNNNNNNN			MMAUL	MERCEN IA	uuun		nnum				
🔷 counter_en	0																										
counter_rst	0	-					_										_	_			-		_				
counter_up_ndown	0		-					0									-		-	6	-						
encoder_in	1																										
h delayed	1						-																—				
in rise	^ 0			L'h						h				L.						h 🛏	-		-h -				
A left nright	0															- L IL							_				
📣 reset	0																										
👍 rotate	0																									n -	
🔹 🚸 state	at_setting	rotate to right) at set	ting

Problema 3 (20%)

Universitat Oberta de Catalunya

Una máquina está equipada con un encoder incremental para medir el desplazamiento angular y la velocidad de rotación de un motor. El encoder genera un par de señales cuadradas idénticas en contra-fase, con una frecuencia (y período) que dependen de la velocidad de rotación. En este problema se propone implementar el código VHDL de un módulo denominado "period_measure" que permita medir el período de una de las señales de salida del encoder incremental. La definición de la entidad "period_measure" se muestra a continuación:

E	entity period_measur	e '	is					
E]port (
	clk	:	in	std_logic;	cl	ock signal		
	rst	:	in	std_logic;	Re:	set signal		
	encoder_in	:	in	std_logic;	En	coder signal		
	period_len	:	out	std_logic_vect	or (N-1	downto 0)	 Duration of per	riod
	-);			_				
	end period_measure;							
	Contraction and the second se second second sec							

Concretamente, el módulo "period_measure" debe cumplir los siguientes requerimientos:

- La medida del periodo de la señal "encoder_in" debe darse en número de ciclos de clock.
- La resolución temporal de la medida del periodo debe ser de 10 ns.
- La frecuencia de la señal de salida del encoder puede ser superior a 2 kHz.
- El módulo debe detectar un flanco de subida de la señal cuadrada procedente del encoder para empezar a medir el período de la señal. Después debe detectar el siguiente flanco de subida para guardar el valor del período medido y reiniciar la medida del siguiente periodo de la señal.
- El resultado de la medida del último período medido se debe almacenar en un registro de salida.

Junto con el enunciado de la PEC, se os ha proporcionado un archivo llamado "2019_PAC2_Speed_encoder.qar" que corresponde al proyecto a partir del cual se debe completar el diseño del módulo "period_measure". Con él se debe hacer lo siguiente:

- 1) Recuperar el proyecto a partir del archivo proporcionado (a Quartus Prime, ir a *Project -> Restore Archived Project*).
- 2) Modificar el archivo "period_measure.vhd" para incluir el código que falta para cumplir los requerimientos del módulo "period_measure".
- 3) Compilar el diseño sobre una FPGA de Altera de la familia Cyclone IV E. Se deben mostrar y explicar los resultados de ocupación (elementos lógicos, número de pines, etc).
- 4) El proyecto incluye un banco de pruebas (fichero "period_measure_tb.vht") que debe completarse para verificar el funcionamiento del diseño del "period_measure" mediante simulación RTL con *Modelsim-Altera Starter Edition*. En particular, tenéis que verificar tres test cases con un periodo de la señal del encoder diferente para cada caso. Se pide añadir el código que falta en el fichero "period_measure_tb.vht" y lanzar la simulación con ModelSim (clickar con botón derecho en *RTL Simulation* → clickar en *Start*).

ATENCIÓN: Se debe explicar detalladamente el resultado de la simulación.

2019-2





- 1) Recuperamos el proyecto siguiendo las instrucciones.
- Se nos pide implementar un módulo VHDL para medir el periodo de una señal cuadrada con una frecuencia superior a 2 kHz con una resolución de 10 ns. El código del módulo "period_measure" podría quedar como el que se muestra en el listado de la siguiente página.

Como se puede ver en el listado, para medir la duración del período de la señal "encoder_in" utilizamos un contador, incluido en el proceso "count_period_pr", que funciona a la frecuencia del reloj de entrada (señal clk) y que cuenta el número de ciclos de reloj que hay dentro del período de la señal "encoder_in". Si se quiere conseguir una resolución de 10 ns, el ciclo de reloj debe ser de 10 ns y, por tanto, la frecuencia de clock debe ser de 1 / 10ns = 100 MHz. Para obtener el número de bits del contador (llamado N en la definición de la entidad) se debe calcular el número máximo de ciclos de reloj que se pueden contar cuando el periodo de la señal de entrada alcanza su valor máximo (es decir, cuando la frecuencia de la señal es mínima, 2 kHz). El número máximo de ciclos de reloj es 100 MHz / 2 kHz = 50.000 ciclos, que se puede codificar con N = 16 bits.

Además del contador, en el diseño del módulo "period_measure" se incluye un proceso llamado "edge_detector_pr" que se encarga de la detección de flancos de subida (transición de nivel lógico "0" a nivel lógico "1") en la señal de entrada "encoder_in". Cuando se produce un flanco de subida en la señal "encoder_in", se genera un pulso en la señal "in_rise" que dura 1 ciclo de reloj.

Cuando se produce el primer flanco de subida en la señal "encoder_in", se habilita el contador, y éste comienza a contar ciclos de reloj hasta que se produzca un reset del sistema. Una vez habilitado el contador, su valor incrementa en 1 unidad en cada ciclo de reloj. Cuando llega un flanco de subida en la señal "encoder_in", el valor del contador se carga en la salida "period_len", la salida del contador se fija al valor 1, y el contador continúa midiendo el siguiente periodo de la señal de entrada.

Cabe destacar que el diseño asegura que la salida del contador no sobrepase nunca el valor máximo que se puede codificar con 16 bits (65.535 ciclos de reloj), lo que podría suceder cuando la frecuencia de la señal "encoder_in" es inferior a 100 MHz / 65535 = 1,525 kHz. Esta sería la frecuencia mínima de la señal "encoder_in" a la que podemos medir su periodo.



uoc.edu

Listado del código VHDL del módulo "period_measure":

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
   23456789
            ⊡entity period_measure is
⊡generic (
            Bgeneric
N
P);
Dport (
clk
rst
                                                                         : integer:=16
                                                                                                                                  -- Number of bits of for time measurement
                                                                         : in std_logic; -- Clock signal
: in std_logic; -- Reset signal
: in std_logic; -- Encoder signal
: out std_logic_vector(N-1 downto 0)
10
11
12
13
14
15
16
17
18
19
                         encoder_in
period_len
                                                                                                                                                                                   -- Duration of period
              end period_measure;
           L
L
Constant C_MAX_COUNT : unsigned(N-1 downto 0):=(others=>'1'); -- Maximum value of counter
signal counter : unsigned(N-1 downto 0); -- Enable counter of cicles in period
signal in_rise : std_logic; -- Counter of cicles in period
signal input_0 : std_logic; -- Rising edge of encoder signal
input_1 : std_logic;
signal input_2 : std_logic;
⊡begin
             edge_detector_pr : process(clk,rst)
           edge_detector_pr : process(clk,rst)
begin

incrise <= '0';
input_0 <= '0';
input_1 <= '0';
elsif(rising_edge(clk)) then
incrise <= not input_2 and input_1;
input_0 <= encoder_in;
input_1 <= input_0;
input_2 <= input_1;
end if;
end process edge_detector_pr;
</pre>
             count_period_pr : process(clk,rst)
                count_period_pr : process(clk,rst)
begin
if(rst='1') then
counter_en <= '0';
counter <= to_unsigned(1,N);
period_len <= (others=>'0');
elsif(rising_edge(clk)) then
if(in_rise='1') then
counter_en <= '1';
counter <= to_unsigned(1,N);
period_len <= std_logic_vector(counter);
elsif(counter<c_MAX_COUNT)then
counter <= counter + 1;
end if;
end process count_period_pr;
</pre>
             Ē
              E
               end process count_period_pr;
                 end rtl;
```



3) Compilamos y anotamos los resultados obtenidos:

Con	npilation Report - period_measure
Flow Summary	
🔍 < <filter>></filter>	
Flow Status	Successful - Tue Feb 26 20:29:14 2019
Quartus Prime Version	18.1.0 Build 625 09/12/2018 SJ Lite Edition
Revision Name	period_measure
Top-level Entity Name	period_measure
Family	Cyclone IV E
Total logic elements	53 / 6,272 (< 1 %)
Total registers	37
Total pins	19 / 92 (21 %)
Total virtual pins	0
Total memory bits	0/276,480(0%)
Embedded Multiplier 9-bit elements	0/30(0%)
Total PLLs	0/2(0%)
Device	EP4CE6E22C6
Timing Models	Final

Ninguna sorpresa respecto el número de pines: 19 (es la suma exacta de los que tenemos definidos en la entidad). El número de registros (37 flip-flops) es también lo que toca: 16 registros para el contador, 16 para la salida "period_len", y 5 más para las señales "counter_en", "in_rise", "input_0", "input_1", y "input_2". Por otro lado, los elementos lógicos se elevan a 53, ya que tenemos un comparador de 16 bits y un sumador, además de la lógica de control.

4) A continuación hacemos una simulación. El listado de un posible banco de pruebas se muestra a continuación.



Listado del banco de pruebas del módulo "period_measure" (1 de 2):

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
  1
  234
          □ entity period_measure_testbench IS
__end period_measure_testbench;
  567
  89
          □ architecture behavior of period_measure_testbench is
                   -- Unit under test.
component period_measure
generic (
10
11
          É
12
13
14
15
16
          Ξ
                                                                                                                 -- Number of bits of for time measurement
                                                                      : integer:=16
                                N
          );
port(
clk
rst
                                                                      : in std_logic; -- Clock signal
: in std_logic; -- Reset signal
: in std_logic; -- Encoder signal
: out std_logic_vector(N-1 downto 0)
17
18
                   encoder_in
period_len
);
end component;
19
20
21
22
23
24
25
26
27
28
29
30
                                                                                                                                                         -- Duration of period
                   signal clk
signal reset
signal encoder_in
signal period_len
                                                               : std_logic := '0';
: std_logic := '0';
: std_logic := '0';
: std_logic_vector(15 downto 0);
                   -- Clock definition
constant clk_period : time := 10 ns;
             begin
31
32
33
33
35
36
37
38
30
41
23
34
44
44
44
44
44
55
55
55
55
55
56
61
                  gin
-- Instance of the unit under test.
uut: period_measure PORT MAP (
    clk => clk,
    rst => reset,
    encoder_in => encoder_in,
    period_len => period_len
    );
          Ġ
                          Definition of the clock process.
                   Ġ
                    -- Stimuli process.
          Ġ
                    stimuli: process
                   -- Reset circuitry
   reset <= '1';
   wait for clk_period * 2;
   reset <= '0';</pre>
                          -- Test case 1: encoder period = 16 clock cycles
for k in 0 to 2 loop
    encoder_in <= '1';</pre>
          ģ
                          wait for clk_period * 8;
encoder_in <= '0';
wait for clk_period * 8;
end loop;
62
63
```



Listado del banco de pruebas del módulo "period_measure" (2 de 2):

```
64
                        -- Test case 2: encoder period = 32 clock cycles
for k in 0 to 2 loop
   encoder_in <= '1';
   wait for clk_period * 16;
   encoder_in <= '0';
   wait for clk_period * 16;</pre>
⋳
                              wait for clk_period * 16;
                        end loop;
                        -- Test case 3: encoder period = 64 clock cycles
for k in 0 to 2 loop
    encoder_in <= '1';</pre>
         ģ
                              wait for clk_period * 32;
                              encoder_in <= '0';
wait for clk_period * 32;</pre>
                        end loop;
                        -- Test case 4: encoder period = 256 clock cycles
for k in 0 to 2 loop
    encoder_in <= '1';</pre>
         Ġ
                              wait for clk_period * 128;
encoder_in <= '0';
wait for clk_period * 128;
                        end loop;
                        wait;
                   end process;
          Lend;
```

Tal como se puede observar en el banco de pruebas:

- Se declara el componente de nuestro diseño [líneas 11-21] y la instancia [33-38] utilizando las señales internas del banco de pruebas declaradas previamente [23-29].
- Se genera la señal de reloj de control en el proceso "clk_process" [líneas 41-47]. La señal de reloj se inicializa en la línea 23 y utiliza un período de 10 ns definido en la constante "clk_period" [línea 29].
- Se generan los estímulos de entrada necesarios para hacer la comprobación del diseño en el proceso "estimuli" [líneas 50-90]. En particular, se generan varios periodos de la señal "encoder_in" a 4 frecuencias diferentes: 6,25 MHz del test case 1 (16 ciclos de reloj); 3,125 MHz del test case 2 (32 ciclos de reloj); 1,562 MHz del test case 3 (64 ciclos de reloj); y 390.625 kHz del test case 4 (256 ciclos de reloj).

Tal como se ha comentado, el proceso "stimuli" es el que se encarga de ir generando los estímulos que se aplicarán a las entradas del módulo "period_measure" que estamos comprobando. En este caso, no se hace la comprobación explícita de la salida en este mismo proceso y, por tanto, será el/la diseñador/a quien tendrá que hacer la verificación visual de las formas de onda obtenidas.

A continuación, comprobaremos el resultado de la simulación con RTL Simulation. Es importante destacar que el hecho de utilizar una simulación tipo RTL permite observar todas las señales internas, lo cual ayuda mucho en caso de tener que corregir errores de diseño.





Resultado de la simulación del test cases 1, 2, 3 y 4:

Como se observa en las formas de onda de la simulación, la frecuencia de la señal "encoder_in" va variando a lo largo de la simulación. Empieza a una frecuencia elevada en el test case 1, y ésta se va reduciendo hasta llegar al test case 4. Como se puede comprobar, la medida "period_len" varía coincidiendo con los flancos de subida de la señal "encoder_in" y siempre que su frecuencia cambia. En el test case 1 se mide un "period_len" de 16 ciclos de reloj en 2 periodos consecutivos de la señal "encoder_in". En el test case 3 se mide un "period_len" de 32 ciclos de reloj en 2 periodos consecutivos de la señal "encoder_in". En el test case 3 se mide un "period_len" de 64 ciclos de reloj en 2 periodos consecutivos de la señal "encoder_in". En el test case 3 se mide un "period_len" de 256 ciclos de reloj en 1 periodo de la señal "encoder_in". Por tanto, podemos concluir que los resultados de la simulación son correctos.

En la siguiente figura se muestra el detalle de la simulación del test case 1, donde se puede ver el funcionamiento del circuito de detección de flancos de subida en la señal "encoder_in", la activación de la señal de habilitación "counter_en" del contador, el reset del contador a 1 cuando llega un flanco "in_rise" en la señal de entrada, y la carga de la medida en la salida "period_len".



Resultado de la simulación del test case 1:

Cuestión de investigación (20%)

Comienza la respuesta a esta pregunta en una hoja aparte.

Cuestión: Las modernas FPGAs de los grandes fabricantes (Altera, Xilinx y Microsemi) ofrecen la posibilidad de integrar un procesador en su interior (*embedded processor*), que permite mover al software del procesador parte de las funcionalidades del hardware, especialmente algunos elementos de control y gestión del sistema, sin perder prestaciones y reduciendo los tiempos de desarrollo.

Se propone realizar un pequeño ejercicio de investigación para responder a las siguientes preguntas:

• ¿Qué es un procesador de tipo hardcore? ¿Y un procesador de tipo softcore?

uoc.edu

- ¿Cuáles son las ventajas y los inconvenientes de los procesadores de tipo hardcore? ¿Y las ventajas e inconvenientes de los procesadores de tipo softcore? Se deben considerar al menos los siguientes criterios: la frecuencia de funcionamiento, la potencia de procesado, la flexibilidad en el diseño, los periféricos disponibles, el consumo energético, el número de puertas lógicas (densidad de ocupación), etc.
- ¿Cuáles son las características básicas (arquitectura, número de bits, periféricos, etc.) de algún procesador de tipo *softcore* que suele integrarse en las FPGAs de Xilinx?

Debes incluir en la respuesta las referencias originales en las que te has basado para hacer el ejercicio de investigación.

Solución:

Seguro que ha habido muy buenas aportaciones por parte de cada uno. Mi intención es recoger esta información y poder publicar las más interesantes o diferentes para compartirlas con el resto del grupo, si nadie tiene inconveniente (en caso contrario, avisadme).